ゲート幅500ns(誤差1%以下)までの高速シグナルにも対応
特長
- 4chをCAMAC1幅に凝縮
- 入力信号は正負のいずれでも可、また入力インピーダンスも50Ω〜5kΩ納入時にご指定下さい
- 4ch同時測定
- ピークホールド部はミニカード化しメンテナンスが容易
- ADCは100MHzウィルキンソンADC
- アナログのサム出力がある
- 内部にディスクリをもちHOLD-OUTにNIM出力する(この出力をGATEにするとPHAとして自己トリガーが可能)
- 1chPHADC C011-1
2chPHADC C011-2もあります
仕様
| ゲート入力 | ： | NIMレベル 最少幅500ns |
| アナログ入力 | ： | 0〜2.5V(または0〜-2.5V) 〜100ns立上り 誤差3%以下 〜200ns立下り 〃 〜200ns立上り 誤差1%以下 〜300ns立下り 〃 |
| 入力インピーダンス | ： | 50Ω変更可能 |
| リセット入力 | ： | NIMレベル 最少幅50ns |
| リセット時間 | ： | 800ns |
| 残留ペデスタル | ： | 標準50カウント |
| 変換時間 | ： | 100μs以下 |
| SUM出力 | ： | 4ch入力の加算出力 |
| HOLD出力 | ： | SUM出力のディスクリミネータ出力 (NIMレベル) |
| ADC | ： | ウィルキンソン型12bit (4096ch PHA) |
| クロック周期 | ： | 100MHz(200MHzも可能) |
| 直線性 | ： | 1LSB以下 |
| 形 状 | ： | CAMAC標準1幅モジュール |
| 電 源 | ： | +6V 750mA +24V 150mA -6V 1.6A -24V 250mA |
CAMACファンクション
| F(0)・A(0〜3)・S1 | ： | データリード0ch〜3ch |
| F(2)・A(0〜3)・S1 | ： | データリード0ch〜3ch |
| F(2)・A(4)・S2 | ： | ピークホールドリセット |
| F(8) | ： | テストLAM |
| F(9)・S2 | ： | ピークホールドリセット、LAMクリア |
| F(10)・S2 | ： | LAMクリア |
| C・S2 | ： | ピークホールドリセット |
| Z・S2 | ： | ピークホールドリセット |
